# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-211762

(43) Date of publication of application: 02.09.1988

(51)Int.CI.

H01L 29/78

(21)Application number: 62-044410

(71)Applicant : SONY CORP

(22)Date of filing:

27.02.1987


(72)Inventor: YAGI ATSUO

# (54) INSULATED-GATE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To prevent the generation of a sub-threshold current, by forming source and drain regions by the diffusion of impurities from a semiconductor layer beneath the first conductivity type semiconductor layer.

CONSTITUTION: A gate electrode 24 is formed through a gate insulating film 25. Low impurity concentration regions 30s and 30d, which are formed with a low impurity concentration semiconductor layer 22, are present on both sides of the deposited part of the electrode 24, i.e., a channel forming part of a region 26 at a gate part. Impurity layers of SiO2 and the like, i. e., side walls 28s and 28d, are formed thereon. Thus, inverted layers, i.e., depression regions, are formed on the surfaces of the regions 30s and 30d. The depths of the regions 29s and 29d are formed by the diffusion of the impurities from first conductivity type semiconductor layers 23s and 23d, i.e. by auto-doping. Therefore, the depths can be controlled sufficiently thinly, e.g. by about 0.1 μm.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

# ⑩公開特許公報(係)

昭63-211762

Mint Cl.4

3

識別記号

庁内整理番号

磁公開 昭和63年(1988)9月2日

H 01 L 29/78

301

Z - 8422 - 5F

発明の数 2 (全6頁) 審査請求 未請求

図発明の名称

絶縁ゲート型半導体装置とその製法

②特 頭 昭62-44410

29出 願 昭62(1987)2月27日

79発 明 ①出 願 人

東京都品川区北品川6丁目7番35号 ソニー株式会社内 厚 夫

東京都品川区北品川6丁目7番35号

つ代 理

ソニー株式会社 弁理士 伊藤 貞

外1名

発明の名称 絶縁ゲート型半導体装置とその製法 特許請求の範囲

- 1. 低不純物濃度の半導体層上に、チャンネル 部上で離間する第1導電型の不能物を含有す る半導体層が形成され、

**協第1課電型の半導体層が含有する不純物** により自己整合的にソース領域とドレイン領・ 域とが上記低不純物鑑度の半導体層に雕聞し て形成され、

上記第1選電型の半導体層の離間部内にゲ - ト電極がゲート絶縁膜を介して形成され、 i 設ゲート電極直下の上記低不純物濃度の半 退体層に該半導体層よりも高不純物濃度の第 2 基準型の領域が設けられてなることを特徴 とする絶縁ゲート型半専体装置。

2. 低不純物濃度の半導体層上にチャンネル部 で離間する第1項電型の半導体層を形成する 

該第1尋電型の半導体層を覆って絶縁層を

形成する工程と、

**該絶縁層を異方性エッチングし、上記第1** ・導電型半導体層の型間部側壁間にサイドウォ ールを形成する工程と、

抜サイドウォールと上記第1 専電型の半導 体層をマスクにして第2. 源電型の不純物をイ オン注入して上記離間郎に対応する第2項電 型の半導体領域を形成する工程と、

上記離間部にゲート絶縁膜を介してゲート( 電極を形成する工程とを有し、

上記第1 単電型の半導体層下に該半導体層 からの不能物の拡散によるソース及びドレイ ン各領域を形成することを特徴とする絶縁ゲ ート型半導体装置の製法。

発明の詳細な説明

〔産氣上の利用分野〕

本発明はいわゆるMIS(球体-粗緑暦-半導体) 型ゲート部構造による絶縁ゲート型半導体装置と その製法に関わる。 . 2)

#### (発明の低限)

本発明は低不純物温度の半導体層上にチャンネ ル部上で離開する第1 源電型の半導体層が含有す る不純物により自己整合的にソース領域とドレイ ン領域とが上述の低不純物環度の半週体層に形成 され、この部間部内にゲート電極がゲート絶縁膜 を介して形成され、このゲート電極直下の低不純 物濃度の半導体層にこの半導体層よりも高不純物 **濃度の第2項電型の領域が設けられた構成とする。** また、本発明はこの構成による絶縁ゲート型半導 体装置を、低不純物温度の半導体層上にチャンネ ル部で難間する第1導電型の半導体層を形成する 工程と、この半速体層を覆って絶縁層を形成する。 工程と、この絶縁層を異方性エッチングして上述 の第1導電型半導体層の離間部側壁面にサイドウ ォールを形成する工程と、このサイドウォールと 第1導電型の半導体層をマスクにして不純物のイ オン注入を行って第2導電型の半導体領域を選択 的に形成する工程と、上述の雕画部にゲート絶縁 膜を介してゲート電極を形成する工程とを有し、

を被着し、このゲート電極(4)のソース及びドレイン側の各側壁面に例えば\$10 \* よりなるサイドウォール(5 \* ) 及び(5 d)を形成し、これらゲート電極(4) 及びサイドウォール(5 \* ) 及び(5 d)をマスクとしてその上方より n 型の不純物をイオン往入することによってサイドウォール(5 a) 及び(5 d) の各ソース及びドレイン領域(2 a) 及び(2 d) に向って厚みの減少する部分に応じた深さの不純物イオン往入を行って低不純物濃度のソース及びドレイン各領域(12 d) 及び(12 d) の形成を行うようにしている。

(6s) 及び(6d) はソース及びドレイン各領域(2s) 及び(2d) にそれぞれオーミックに被若したソース 及びドレイン各電極を示す。

このような構成による LDD型 MISトランジスタにおいては、そのソース及びドレイン各領域(2s)及び(2d)の深さ×」は例えば 0.2 μm 程度の比較的深い厚さを有し、低不純物温度ソース及びドレイン各領域(12s)及び(12d)の深さ×」。は例えば 0.1 5 μm 程度となる。したがって高不純物温度のソース及びドレイン各領域(2s)及び(2d)は、低

第1 那電型の半球体層下にこれよりの不純物の拡 散によるソース及びドレイン各領域を形成する方 法をとって、そのゲート部にドレイン側の電界を 緩和する反転領域すなわちデブレッション領域を 形成し、さらにサブスレッショールド(Subthreshold)電波の減少化を図る。

#### (従来の技術)

従来の地縁ゲート型半羽体装置、例えばLDD(ライトリー・ドープト、ドレイン) MIS型トランジスタは、第3図にその略線的拡大断面図を示すように例えばり型の半導体基板(1)に深さ×」をもってい型の高不純物温度のソース領域(2a)とドレイン領域(2d)が選択的拡散等によって形成され、その相対向する内側縁に低不純物温度のソース領域(12a)及びドレイン領域(12a)及びドレイン領域(12a)及びドレイン領域(12a)及び(12a)及び(12d)は、それぞれチャンネル形成部にゲート
地縁限(3)を介して、不純物がドープされた低比抵抗多結晶シリコン層によるゲート電極(4)

不純物遺皮の領域 (12s) 及び(12d) に比し、かなり深いのでソース及びドレイン各領域(2s)及び(2d)の底部の互いの対向部においてのパンチスルーで流の発生が問題となり、これがためにチャンネル部下には例えば深いイオン注入によって例えば p型の高濃度の埋め込み領域(7)の形成が行われる。

上述したような LDD型 MISトランジスタにおいては、上述した領域切の存在によってソース及びドレイン間にサブスレッショールド電流の発生を招乗し、例えば第4 図に示すドレイン電流1dーゲート電圧 V。特性の本来の曲線(実線図示)におけるスレッショールド電流が発生することになる。このサブスレッショールド電流が発生することになる。このサブスレッショールド電流が発生することになる。このサブスレック・ラングム・アクセス・メモリ)におけるように、大となる場合において出力低下を招来するという問題点が生じる。

さらにまたソース及びドレイン各領域(2s)及び(2d)の深さ×,及び低不純物濃度のソース及びドレイン各領域(12s) 及び(12d) の深さ×,が比較的決いことからソース及びドレイン各直列抵抗が大となり、相互コンダクタンスC。を劣化させるという問題点がある。

۵

さらにまた実際上多結品シリコンによるゲート 電極(4)には配線パターン等がソース及びドレイン 各電極(6s)及び(6d)と共に例えば A & 配線層によって構成されるものであるが、ゲート電極(4)に対 する配線と電極(6s)及び(6d)のソース及びドレイン各領域(2s)及び(2d)への被者面に大きな段差が 存在するためにこれら電極及び配線の形成に当っ てのフォトリソグラフィー精度等にも問題が生じ てくる。

## (発明が解決しようとする問題点).

本発明は上述したパンチスルー電流を阻止する ための高濃度埋め込み領域を設けることなく、あ るいは比較的低不純物濃度もしくは小領域で可能

りも高不純物濃度とされることによって形成され た第2導電型領域(26)を設ける。

また、本発明においてはこのような構成による 絶縁ゲート型半導体装置を製造するに、第2図A に示すように、低不純物温度半導体層(22)上にチ ャンネル部で離間する第1導電型の半導体層(23s) 及び(23d) を形成する工程と、第2図Bに示すよ うにこれら第1 湖電型の半導体層(23s) 及び(23d) を覆って絶縁層(27)を形成する工程と、この絶縁 層 (27) を異方性エッチングして第2図Cに示すよ うに第1 近電型半速体層(23)の離間部側壁面にこ の絶経暦(27)によるサイドウォール(26s) 及び (26d) を形成する工程と、これらサイドウォール (28s) 及び(28d) と第1 導電型の半導体層(23s) 及び(23d)をマスクにして、低不能物濃度半導体 曆 (22)の中央部に第2図 Dに示すようにこの半導 体間(22)の第1導電型の不純物を打ち消し、第2 返電型に変する第2項電型の不純物のイオン注入 を行って第2項電型の半導体領域(26)を形成する 工程と、この離間部に第2図Fに示すようにゲー

にして、これによるサブスレッショールド電流の 発生を回避し、さらにソース及びドレイン各領域 の直列抵抗の低下を図り、またソース及びドレイ ン各領域に対する電極の被着回とゲート電極への 配線の被着面とがほぼ同一平面とするようにして 信頼性の向上を図る。

#### 【問題点を解決するための手段】

本発明においては第1回に示すように半球体基板(21)の一主面に臨んで低不終物温度の半球体層(22)を設け、これの上のチャンネル形成部上で離間する第1 球電型の半球体層(23s) 及び(23d) を配置し、これら半球体層(23s) 及び(23d) が合有する不純物により、これら層(23s) 及び(23d) 下に自己整合的にソース領域(24s) とドレイン領域(24d) を低不純物の半球体層(22)を挟んで離間するように形成し、同半球体層(22)を挟んで離間するように形成し、同半球体層(23s) 及び(23d) の 離間部内にゲート電極(24)をゲート絶縁膜(25)を介して被若形成する。また、ゲート電極直下の低不純物濃度の半球体層(22)にこの半球体層(22)よ

ト絶縁限(25)を介してゲート電極(24)を形成する工程とを有し、第1導電型の半導体層(23s)及び(23d)からの不純物の拡散によるいわゆるオートドーピングによるソース及びドレイン各領域(29s)及び(29d)を形成する。そして、これら領域(29s)及び(29d)間の互いに対向する端縁には低不純物濃度半導体層(22)の阿側の領域(25)が形成されていない部分による低不純物濃度領域(30s)及び(30d)が形成される。

(31s) 及び(31d) は各ソース及びドレイン領域 (29s) 及び(29d) 上の第1 専電型の半導体層(23s) 及び(23d) 上にオーミックに形成した例えば金属 電極よりなるソース及びドレイン各電極を示す。

## (作 用)

上述した本発明によれば、ゲート絶縁膜(25)を介して形成されたゲート電極(24)の被着部、すなわちゲート部の領域(25)のチャンネル形成部の両。例には、それぞれ低不絶物温度半導体層(22)によ

って形成された低不純物温度領域(30s) 及び(30d) が存在し、これの上にSiOa等の絶縁層すなわちサ イドウォール(28s) 及び(28d) が形成されている ことによって、領域(30s) 及び(30d) の麦面には 反転層すなわちデプレッション領域が形成される。 そして、各領域(29s) 及び(29d) の深さは、これ らがそれぞれ第1導電型半導体層(23s) 及び(23d) からの不純物の拡散すなわちオートドーピングに よって形成するようにしたので、その深さを充分 輝く、例えば 0.1 μα 程度に制御することができ、 これら領域(29s) 及び(29d) は、これらの対向端 緑倒の低不純物濃度の領域(30s) 及び(30d) の深 さと同等ないしはこれより扱くすることができる。 したがってパンチスルー電流の発生を効果的に回 避することができ、これがため第3図で説明した ようなパンチスルー電流を阻止するための高温度 埋込み領域を設ける必要がないか、あるいはほと んど設ける必要がないことから半導体内部を通す るサブスレッショールド電流の発生を効果的に回 遊できる。

環状若しくはストライプ状にフォトリソグラフィによって選択的にエッチング除去してこれを挟んでその両側に半導体層(23s) 及び(23d) を形成する。そして、この除去部を通じて例えばn型のAs不純物をイオン往入して低不純物濃度のn型またはπ型の半導体層(22)を形成する。

次に、第2図Bに示すように半返体層(23s)及び(23d)間の離間部の倒壁面(43s)及び(43d)を含んで全面的にSio。等を例えば CVDによって所要の厚さに被着する。

第2図Cに示すように異方性エッチング例えば 反応性イオンエッチングB1BによってSiO = 絶縁層 (27)をその表面からエッチングしていき、半導体 層(23s) 及び(23d) の側壁面(43s) 及び(43d) へ の被着部を所要の幅をもって残してサイドウォール(28s) 及び(28d) を形成し、他部を除去することによって窓(44)を穿殺して低不純物循度半導体 層(22)の中央の一部を外部に臨ましめる。

そして第2図Dに示すように、このサイドウォール(28s) 及び(28d) の内側の低不純物濃度半導

また、ゲート電極(24)と第1 専電型の半導体層(234)及び(234)の表面をほぼ同一平面とすることができるので、各ソース及びドレイン各電極(31s)及び(31d)の被者面とゲート電極(24)への配線被着面とをほぼ同一の平坦面とすることができ、これら電極ないしば配線の形成のための落着に際しての段切れさらにはフォトリソグラフィにおける段差に基づく特度の低下等を回避でき、信頼性の向上を図ることができる。

### (実施例)

第2四を参照して本発明の一例を詳細に説明する。

まず、第2図Aに示すように例えばp型の低不 純物温度すなわち高比低抗のシリコン半導体基板 (21)を設け、その一主面(21a) 上に全面的に n型 の不純物例えばAsを高濃度にドープした半導体層 (23a) 及び(23d) を形成する半導体層を厚さ 0.5 μ m 以上の例えば 1 μ m をもって周知の技術の化 学的気相成長法CVD によって形成し、その一部を

体層 (22) の表面露出部を例えば熱酸化してSio<sub>\*</sub>ゲート機線膜(25) を被着形成し、その前または後にp型の不純物をイオン往入によって低不純物濃度半導体層(22) に比しては高い不純物濃度をもって導入して低濃度第 2 導電型この例ではp型の半導体領域(26) を選択的に形成する。

次に第2図Bに示すように全面的に低比抵抗すなわち不純物が高温度にドープされた多結晶シリコン暦(45)をCVD 法等によって形成する。

次に第2図Fに示すようにRIE エッチング等によって半導体層(23s)及び(23d)上の図示の例ではこれの上にゲート絶縁膜(25)の形成と同時に形成された絶縁膜(46)上を含んでほぼ一平面を形成する位置までエッチングする。

その後、第1図に示すように、各半導体層(23s) 及び(23d) 上に絶縁限(45)に対して電極窓あけを 行ってソース及びドレイン各電極(31s) 及び(31d) と、図示しないがケート電極(24)に対する配線の 形成を行う。


隣、各部の運電型は、図示とは逆の運電型に選

定することもできる。

## (発明の効果)

上述したように本発明によれば、ソース及びド レイン各領域(29s) 及び(29d) を半導体層(23s) 及び(23d) からの不純物のオートドープによって 形成するようにしたので、これを充分薄い O.1 μ m 程度にすることができ、上述したパンチスルー電 流の発生を回避でき、これによってこのパンチス ルー電流を阻止するための深いイオン注入等によ る埋込み領域の形成を回避するか、あるいは殆ん ど施さないようにすることができるのでサブスレ ッショールド電波の発生を回避できる。また、ソ - ス領域及びドレイン領域(29s) 及び(29d) はこ れらを送く形成するものであるが、これの上に形 成する半導体層(23=) 及び(23d) どしてはこれを 例えば上述したような 0.5 μm 以上の厚い例えば 1. Q μm に選定することができるので、ソース及 びドレインの直列抵抗を充分小とすることができ、 またC。の向上を図ることができる。

21 --- 中導体基极 23d,23g-- 崇1進色型の中導体層 24 --- ケート包括版 25 --- ケート色表版 26 --- 東2 寺電型の半導体領域 28d,28g--- サイドケナール 21d --- ドルン電石 31d --- ドルン電石 31s --- ソース電石




本光明装置の断面図 第 1 図

また、ソース及びドレイン各電極(31s) 及び(31d) の被若面とゲート電極への配線被符面とがはぼ同一平面とすることができるのでこの段差が生する場合における段切れあるいはフォトリングラフィの精度の低下等を回避でき信頼性の高いHIS 型半退体装置を得ることができる。


#### 図面の簡単な説明。


第1図は本発明による絶縁ゲート型半導体装置の略略線的拡大断面図、第2図A~Fはその製法の一例の各工程の略線的断面図、第3図は従来装置の断面図、第4図はドレイン電流-ゲート電圧特性曲線図である。

(21) は半導体基板、(23s) 及び(23d) は第1項 理型の半導体層、(29s) 及び(29d) はソース及び ドレイン各領域、(22) は低不純物濃度半導体層、 (24) はゲート電極、(25) はゲート絶縁膜、(26) は 第2 導電型の半導体領域である。



来装置の断面図 第 3 図





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.